FPGA 7系列内存资源中，内置纠错功能有哪些特点？
- 内容介绍
- 文章标签
- 相关推荐
本文共计6014个文字，预计阅读时间需要25分钟。
内置纠错概述+使用72位宽RAM+额外8位，简单双端口模式下的RAMB36E1+可配置为具有内置汉字编码纠错功能的单个512+x+64 RAM。操作直观。每次写操作期间会生成八个保护位。
内置纠错概述
使用 72 位宽 RAM 中的额外 8 位，简单双端口模式下的 RAMB36E1 可配置为具有内置汉明码纠错功能的单个 512 x 64 RAM。 该操作是透明的。
在每次写操作期间会生成八个保护位 (ECCPARITY)，并与 64 位数据一起存储到内存中。 这些 ECCPARITY 位在每次读取操作期间用于纠正任何一位错误，或检测（但不纠正）任何双位错误。ECCPARITY 位在 WRCLK 的每个上升沿被写入存储器并输出到 FPGA 逻辑。 ECCPARITY 输出位上没有可用的可选输出寄存器。
在每次读取操作期间，从存储器中读取 72 位数据（64 位数据和 8 位奇偶校验位）并馈送到 ECC 解码器。 ECC 解码器生成两个状态输出（SBITERR 和 DBITERR），用于指示三种可能的读取结果：无错误、已纠正单位错误、检测到双位错误。 在标准 ECC 模式下，读操作不会纠正内存阵列中的错误，它只会在 DO 上呈现纠正后的数据。 为了提高 FMAX，由 DO_REG 属性控制的可选寄存器可用于数据输出 (DO)、SBITERR 和 DBITERR。
ECC 配置选项可用于简单双端口模式下的 36Kb 块 RAM (RAMB36E1) 或 36Kb FIFO (FIFO36E1)。 RAMB36E1 具有注入错误的能力。 RAMB36E1 能够回读存储当前读出数据的地址。 此功能更好地支持修复位错误或使该地址的内容无效以供将来访问。 FIFO36E1 支持标准 ECC 模式并具有错误注入能力。
本文共计6014个文字，预计阅读时间需要25分钟。
内置纠错概述+使用72位宽RAM+额外8位，简单双端口模式下的RAMB36E1+可配置为具有内置汉字编码纠错功能的单个512+x+64 RAM。操作直观。每次写操作期间会生成八个保护位。
内置纠错概述
使用 72 位宽 RAM 中的额外 8 位，简单双端口模式下的 RAMB36E1 可配置为具有内置汉明码纠错功能的单个 512 x 64 RAM。 该操作是透明的。
在每次写操作期间会生成八个保护位 (ECCPARITY)，并与 64 位数据一起存储到内存中。 这些 ECCPARITY 位在每次读取操作期间用于纠正任何一位错误，或检测（但不纠正）任何双位错误。ECCPARITY 位在 WRCLK 的每个上升沿被写入存储器并输出到 FPGA 逻辑。 ECCPARITY 输出位上没有可用的可选输出寄存器。
在每次读取操作期间，从存储器中读取 72 位数据（64 位数据和 8 位奇偶校验位）并馈送到 ECC 解码器。 ECC 解码器生成两个状态输出（SBITERR 和 DBITERR），用于指示三种可能的读取结果：无错误、已纠正单位错误、检测到双位错误。 在标准 ECC 模式下，读操作不会纠正内存阵列中的错误，它只会在 DO 上呈现纠正后的数据。 为了提高 FMAX，由 DO_REG 属性控制的可选寄存器可用于数据输出 (DO)、SBITERR 和 DBITERR。
ECC 配置选项可用于简单双端口模式下的 36Kb 块 RAM (RAMB36E1) 或 36Kb FIFO (FIFO36E1)。 RAMB36E1 具有注入错误的能力。 RAMB36E1 能够回读存储当前读出数据的地址。 此功能更好地支持修复位错误或使该地址的内容无效以供将来访问。 FIFO36E1 支持标准 ECC 模式并具有错误注入能力。