如何用Cadence Allegro SI仿真DSP6713与DDR、Flash的高速信号？
- 内容介绍
- 文章标签
- 相关推荐
本文共计719个文字，预计阅读时间需要3分钟。
Allegro PCB SI软件支持将仿真模型转换为DML格式。此操作通过Cadence软件包中的Model Integrity软件完成。首先，针对控制芯片、DDR芯片和Flash芯片（需考虑实际的驱动和被驱动端）进行操作。
Allegro PCB SI在仿真时需要将仿真模型都转变成DML模型格式。这一操作通过cadence软件组内的Model Integrity软件完成。首先在对应控制器芯片和DDR芯片，flash芯片（需要仿真的驱动和被驱动端）官网找到对应的ibis模型。以本项目的控制器DSP6713，SST39VF800A，MT48LC2M32B2B5-6为例，在各自官网找到ibis模型文件，下载之后通过Model Integrity转换成dml文件。官网下载的文件不一定能百分之百转换成功，过程中可能会报error，根据对应提示修改或删除对应报错行的代码。
然后将dml文件复制到项目文件夹内，首先进行PCB的叠层设置控制阻抗，然后再identity dc nets中对电源和地赋予电压值。
接着在Analyse-Model Browser-library Mgmt-set search path导入对应dml文件。
接着打开Analyse-Model Assignment，无视出现的warning。
选择对应的元器件，点击Find Model选择对应的模型assign。由于DSP控制器地址线数据线进行了端接，对于分立器件，如电阻电容，排阻，也需要赋予对应的model，和仿真的网络形成xnet。然后打开cm约束管理器，对数据线和地址线进行分组。添加到netgroup。然后右击DSP_DATA,选择SigXplorer提取拓扑。
本文共计719个文字，预计阅读时间需要3分钟。
Allegro PCB SI软件支持将仿真模型转换为DML格式。此操作通过Cadence软件包中的Model Integrity软件完成。首先，针对控制芯片、DDR芯片和Flash芯片（需考虑实际的驱动和被驱动端）进行操作。
Allegro PCB SI在仿真时需要将仿真模型都转变成DML模型格式。这一操作通过cadence软件组内的Model Integrity软件完成。首先在对应控制器芯片和DDR芯片，flash芯片（需要仿真的驱动和被驱动端）官网找到对应的ibis模型。以本项目的控制器DSP6713，SST39VF800A，MT48LC2M32B2B5-6为例，在各自官网找到ibis模型文件，下载之后通过Model Integrity转换成dml文件。官网下载的文件不一定能百分之百转换成功，过程中可能会报error，根据对应提示修改或删除对应报错行的代码。
然后将dml文件复制到项目文件夹内，首先进行PCB的叠层设置控制阻抗，然后再identity dc nets中对电源和地赋予电压值。
接着在Analyse-Model Browser-library Mgmt-set search path导入对应dml文件。
接着打开Analyse-Model Assignment，无视出现的warning。
选择对应的元器件，点击Find Model选择对应的模型assign。由于DSP控制器地址线数据线进行了端接，对于分立器件，如电阻电容，排阻，也需要赋予对应的model，和仿真的网络形成xnet。然后打开cm约束管理器，对数据线和地址线进行分组。添加到netgroup。然后右击DSP_DATA,选择SigXplorer提取拓扑。