CPU多级缓存如何实现缓存一致性？

本文共计473个文字，预计阅读时间需要2分钟。

CPU多级缓存结构：为什么需要CPU缓存？由于CPU的运行速度过快，内存读写速度无法跟上，导致在处理器时钟周期内，CPU经常需要等待内存响应，浪费资源。因此，cache的出现是为了缓解CPU和内存之间的速度差异。

CPU多级缓存结构：

为什么需要CPU缓存

因为CPU的频率太快了，快到主存跟不上，这样在处理器时钟周期内，CPU常常需要等待主存，浪费资源。所以cache的出现，是为了缓解CPU和内存之间速度的不匹配问题（结构：cpu -> cache -> memory）。

CPU缓存有什么意义

局部性原理：

• 时间局部性：如果某个数据被访问，那么在不久的将来它很可能被再次访问；

• 空间局部性：如果某个数据被访问，那么与它相邻的数据很快也可能被访问；

  

  缓存一致性（MESI）

  用于保证多个CPU cache之间缓存共享数据的一致MESI协议中，每个cache的控制器不仅知道自己的操作（local read和local write），每个核心的缓存控制器通过监听也知道其他CPU中cache的操作（remote read和remote write），今儿再确定自己cache中共享数据的状态是否需要调整。

• local read（LR）：读本地cache中的数据；
• local write（LW）：将数据写到本地cache；
• remote read（RR）：其他核心发生read；
• remote write（RW）：其他核心发生write；

M(modify 修改)：当前CPU cache拥有最新数据（最新的cache line（缓存行）），其他CPU拥有失效数据（cache line的状态是invalid），虽然当前CPU中的数据和主存是不一致的，但是以当前CPU的数据为准；E(exclusive 独享)：只有当前CPU中有数据，其他CPU中没有改数据，当前CPU的数据和主存中的数据是一致的；S(shared 共享)：当前CPU和其他CPU中都有共同数据，并且和主存中的数据一致；I(invalid 失效)：当前CPU中的数据失效，数据应该从主存中获取，其他CPU中可能有数据也可能无数据，当前CPU中的数据和主存被认为是不一致的；对于invalid而言，在MESI协议中采取的是写失效（write invalidate）。

本文内容到此结束了， 如有收获欢迎点赞