内存屏障工作原理是什么？如何确保变量操作顺序不被硬件乱序执行？

本文共计805个文字，预计阅读时间需要4分钟。

内存屏障不是阻止乱序执行的开关，而是向硬件和编译器保证：

内存屏障真正约束的是什么

现代 CPU 为提升性能，默认允许四类访存重排：

• 写-写重排（Store-Store）：两个写操作顺序可调
• 读-读重排（Load-Load）：两个读操作可并行或换序
• 读-写重排（Load-Store）：读操作可能被提前到写之前
• 写-读重排（Store-Load）：最宽松的一类，尤其在 ARM/RISC-V 上常见

内存屏障的作用，就是针对其中一类或多类，强制建立“屏障前的操作必须对屏障后的操作可见”这一语义。它不冻结整个流水线，只干预与内存一致性相关的路径，比如 store buffer 刷出、invalidation queue 同步、缓存行状态确认等。